Floating-bodu Cortex-M4 procesorové jadro jadra beží pri 240 MHz a ADI tiež integroval dvojitý 16-bitový konvertor A / D s až 14 bitmi presnosti a rýchlosťou konverzie 380NS.
Platforma predchádzajúceho motora ADI bola založená na vlastnom procesore ADSP-BF506A Blackfin, ale uvedomil si, že Cortex-M4 sa rýchlo stávala de facto Štandardná architektúra pre presné riadiace systémy.
"Priemysel sa odchádza z proprietárnych architektúr a realizovali sme priemyselné štandardné jadro pre riadenie motorov bolo Cortex-M4," povedal Tim Reker, produktový marketingový manažér ADI.
Reker tiež verí, že návrhové nástroje na báze modelu, ako je napríklad Simulink z matematiky, sa teraz stávajú dôležitými pri vývoji riadiacich systémov pre motory a PV polia.
"Vieme, že sa teraz musíme stať odborníkmi pri používaní týchto nástrojov," povedal Reker.
Pred dvoma rokmi ADI demonštroval svoju prvú platformu riadenia motora, založená na procesore Blackfin s použitím matematiky Matlab Computing Language pre vývoj algoritmu.
Implementovala tiež prostredie dizajnu SimuLINK pre nasadenie riadiacich algoritmov na optimalizáciu efektívnosti synchronických a striedavých motorov s permanentným magnetom.
Zámerom bolo umožniť dizajnérom modelovať svoj systém v MATLAB / SIMULINK, generovať C kód a nasadiť sa s analógovými zariadeniami 'Visual DSP ++ Design Protect prostredia so šírkou pásma zostávajúcim pre aplikačný kód.
ADI verí, že použitie modelových návrhov môže zlepšiť jednotku účinnosť snímania senzorových a senzorovaných algoritmov riadenia motorov a fungovalo s mathworkmi, aby sa aplikovať model nástroja modelu Simulink modelu a generátora kódu na jeho riadiacu platformu. Používa rameno matematiky Cortex-M optimalizované vložené kodér Cortex-M na podporu kompletného cyklu konštrukčného cyklu od simulácie na implementáciu pripraveného na produkty v embledded platforme.
Simulink generuje optimalizovaný kód C, ktorý beží na platforme založenej na Cortex-M4. Spoločnosť tiež zvýšila pamäť na čipovej pamäti na 384kBYTE z SRAM, aby držal kód C, ktorý generuje nástroj.
ADSP-CM40X má kontrolu urýchľovačov špecifických hardvérov, plnú implementáciu filtra s plnou sinkingu na rozhranie priamo na izolované modulátory Sigma-delta, ktoré sa používajú v architektúrach snímania snímania snímania. Typicky by sa filter SINC bol implementovaný v FPGA.
K dispozícii je tiež DSP urýchľovač poskytujúci harmonickú analýzu, ktorá sa zvyčajne používa v konštrukcii riadiacej slučky PV ARRAY.
Je tiež schopný škálovateľné a dynamicky nastaviteľné PWM.
Existuje vývojová a hodnotiaca doska, CM40xEZboard, podporovaná štandardnými kontrolnými algoritmami.
Video demonštrácia
Stiahnite si Dátové listy ADSP-CM40X, referenčné návrhy a iné technické dokumenty.